指令级优化
通过增强指令优化压栈和出栈，大幅加速中断响应速度
常规 RISC-V 处理
由于指令多，周期长
1
2
3
4
5
2
3
4
5
csrr a0, mcause sw a0, 4*4(sp)
csrr a1, mstatus sw a1, 3*4(sp)
csrr a2, mtval sw a2, 2*4(sp)
csrr a3, mepc sw a3, 1*4(sp)
addi sp, sp, -5*4
csrr a1, mstatus sw a1, 3*4(sp)
csrr a2, mtval sw a2, 2*4(sp)
csrr a3, mepc sw a3, 1*4(sp)
addi sp, sp, -5*4
隼瞻增强技术
减少5条指令
效率提升
1
2
3
4
2
3
4
csr.push mcause, -16
csr.push mstatus, -12
csr.push mtval, -8
csr.push mepc, -4
csr.push mstatus, -12
csr.push mtval, -8
csr.push mepc, -4
并行处理与硬件加速
在嵌套中断服务中，通过优化中断采样逻辑、优化中断接入逻辑，并创造性地实现并行处理上下文切换。
常规中断处理步骤
中断发起
跳转时间
跳转时间
中断处理
时间
时间
上下文切换
时间
时间
串行执行，耗时累加
隼瞻增强技术步骤
中断发起
跳转时间
跳转时间
中断处理
时间
时间
大幅减少
处理时间
处理时间
并行处理上下文切换
绝对时间优势
常规
增强版
-61.54%
↓
中断响应周期大幅缩减
准备好提升您的处理器性能了吗？
