对所负责模块进行性能、面积和功耗（PPA）的评估；
与架构师协作对所负责模块或者相关模块进行量化分析与迭代优化；
与验证工程师协作参与制定模块验证计划；
负责模块的设计文档编写。

1. 熟悉RISC-V CPU架构基本原理、总线架构（AHB/APB/AXI）、中断、异常、时钟复位、功耗控制等硬件机制
2. 熟练掌握Verilog RTL，具备SoC/CPU IP集成、仿真、综合、时序基础；熟悉主流EDA工具基本使用，能够独立排查IP集成、接口、配置及常规时序问题
3. 了解芯片前端设计、验证、DFT、后端基础流程，能够全程跟进客户芯片研发交付流程

负责CPU IP核心技术规划、关键模块设计和技术攻关，推动CPU IP在性能、面积和功耗方面形成持续竞争力。

制定测试计划，负责模块的测试方案文档编写；
开发UVM/Formal环境和测试例，开发测试脚本，对所负责模块进行模块验证（Unit Test);
参与并协助设计工程师（DE）进行RTL问题定位
收集并统计模块覆盖率，确保覆盖率的收敛

负责CPU IP核心技术规划、关键模块设计和技术攻关，推动CPU IP在性能、面积和功耗方面形成持续竞争力。

面向产品定位和目标应用场景，分析处理器算力、功耗、面积、安全性及软件生态需求，制定CPU IP的架构规划和技术路线；
负责基于RISC-V架构的CPU功能定义，包括指令集及扩展、特权架构、存储管理、中断、Debug及安全机制等；
主导CPU微架构设计，完成流水线、取指与分支预测、译码与发射、执行单元、Load/Store、Cache与存储层次等关键架构方案的设计和权衡；
建立并维护CPU性能模型，基于典型应用、Benchmark及关键代码段开展量化分析，识别性能瓶颈并制定优化方案；
将系统级性能、功耗和面积目标分解到各子系统及关键模块，明确模块功能、接口、性能指标和设计约束；
与CPU IP设计工程师及技术专家协作，评审模块微架构和RTL实现方案，推动架构方案在功能、性能、面积、功耗及时序方面落地；
与编译器、操作系统、验证、后端及SoC团队协作，分析并解决软硬件协同、系统性能及跨模块设计问题；
参与架构验证策略制定，推动性能验证、架构一致性验证以及关键场景覆盖，确保实现结果符合架构规格；
负责CPU架构规格、微架构规格、性能分析报告及相关设计文档的编写和持续维护；
跟踪处理器体系结构和行业技术发展趋势，开展新架构、新特性及关键技术的预研和竞争力分析。

负责NPU IP关键模块的微架构设计、RTL实现及性能、面积和功耗（PPA）优化；
与架构、编译器及软件团队协作，完成NPU架构演进及软硬件协同优化；
主导复杂设计问题分析与关键技术攻关，持续提升NPU IP的性能及能效；
与验证、后端等团队协作，推动模块高质量交付；
负责设计规范、设计文档及技术方法沉淀，并指导团队完成复杂模块设计。

负责SoC处理器子系统及相关子系统的设计、RTL实现与集成优化，协同验证、后端和软件团队推动芯片交付。

负责SoC处理器及相关子系统的功能验证，构建可复用验证环境，协同设计、软件和后端团队推动问题闭环与芯片交付。

1. 熟悉RISC-V/ARM指令集、特权架构、中断异常、内存管理等核心原理，了解MCU/MPU内核特性
2. 熟练C/C++嵌入式开发，掌握裸机、RTOS、Linux开发调试；熟悉RISC-V工具链、GDB/OpenOCD调试，具备工具链适配、编译优化、问题定位能力
3. 掌握Bootloader、固件、设备驱动适配调试，熟练使用Linux命令行、Shell脚本
4. 熟悉主流嵌入式IDE环境，具备IDE适配、调试、问题排查与客户技术支撑能力

负责产品整体规划及产品需求的调研和分析，参与解决方案设计，完成相关产品文档的交付；
负责客户资源的开发，主动挖掘、分析、引导不同客户的关键需求。
负责芯片类产品市场渠道开拓，为客户选型及优化提供帮助或解决方案，并跟进芯片项目管理；
负责与研发拉通信息，包括产品方案、竞品优势等，推动产品的技术实现，提升产品竞争优势；
开展市场调研，收集竞品信息，为产品及市场规划提供决策依据；