直击活动现场丨RISC-V+DSA 赋能多垂直领域探索落地专场沙龙圆满落幕

活动伊始，上海EDA/IP创新中心刘国军代表主办方致欢迎辞。他在简短回顾沙龙走过十三期历程时表示，创新中心自成立以来始终定位为“连接政策与产业、贯通设计与应用”的公共服务平台，我们追求的不是规模与排场，而是力求每一期都能切中一个真问题、促成一次次真合作，让平台价值体现在产业链条的实际咬合之中。

上海市经信委半导体处徐发喜代表领导致辞：上海作为国家集成电路产业发展的核心重镇，始终高度重视RISC-V生态建设与DSA领域专用处理器的协同创新。政府愿做大家最坚实的后盾，助力产业上下游携手共进。同时也对EDA/IP沙龙平台提出殷切期望，持续发挥重要桥梁作用。

隼瞻科技｜一站式自动化 EDA 平台，解锁多行业 DSA 敏捷开发新路径

隼瞻科技陆斌在演讲中展示了ArchitStudio 一站式 DSA 自动化开发平台，提出算法分析、指令设计、自动生成标准化开发三步法，大幅降低专用处理器设计门槛。平台集成四大联动工具模块，可自动化完成算法热点定位、可视化自定义扩展指令、统一编译链路适配、全栈交付 RTL、验证环境、编译器与 SDK，实现从算法到芯片 IP 的完整自动化输出。该方案已在多行业量产验证，工业CORDIC算法指令数削减81%、运行周期下降85%，AES128加密将33条标准指令压缩至1条，存储LZC运算性能提升18倍，蓝牙音频LC3编解码周期优化超五成。隼瞻同步推出面向工业、安全、存储、多媒体的标准化Wing系列 DSA IP，适配绝大多数嵌入式终端。陆斌表示，ArchitStudio可将传统一年半以上的开发周期压缩至数月，中小企业仅需算法团队即可完成差异化RISC-V处理器自研，为国内芯片自主可控落地提供核心工具支撑。

芯联芯｜矩阵扩展 DSA 架构，破解边缘端 AI 推理算力与能效双重难题

芯联芯武文顺针对边缘AI行业三大痛点展开分享，通用CPU矩阵运算能效差、ASIC无法适配快速迭代的AI算法、存储墙造成访存功耗过高，针对这些痛点，他提出了RISC-V通用主核搭配矩阵DSA协处理器的解耦架构解决方案，主核负责调度控制，协处理器专职神经网络 GEMM 运算，兼顾软件兼容与专用算力。相较于传统RVV一维向量扩展，矩阵DSA通过硬件化嵌套循环、片内矩阵寄存器复用，大幅减少数据搬运，缓解存储瓶颈。方案聚焦INT4/INT8/FP8 低精度量化推理，运算单元支持动态复用，同等面积下算力密度显著提升，访存功耗同步下降。同时搭建分层仿真加形式化验证体系，兼顾功能快速验证与时序性能评估，全覆盖边界场景降低流片风险。武文顺提出，车载、工业、穿戴等海量边缘终端急需标准化矩阵DSA生态，产业链需协同完善指令规范与算子库，加速端侧AI芯片商业化落地。

江原科技｜DSA+RISC-V 融合路线，构筑端侧国产AI 算力自主发展新范式

江原科技刘江贤点明，通用GPU架构能效有短板，面向端侧大模型推理，DSA 领域专用架构显出优势：它针对卷积、注意力等 AI 核心算子做硬件固化优化，依托算子融合、分层存储降低访存损耗，以低功耗实现高密度算力，解决本地部署、边缘实时推理的难点。而RISC-V多核处理器可分别承担算力调度、数据预处理与整机安全管理，搭配向量扩展能力补齐长尾算子加速需求，从底层IP层面摆脱海外技术依赖，筑牢国产算力安全底座。刘江贤提出行业发展逻辑正在转变：国产AI加速卡已经从单方面追求理论峰值算力，发展重心转向到全链路、端侧产品化、系统级可信交付，产品研发优先聚焦低时延推理，同步推进软硬件协同设计与整机平台化架构迭代。综合来看，DSA 与 RISC-V 融合路线兼顾算力效率、技术自主与生态拓展，是国内端侧AI实现科技自立、突破海外算力封锁、赋能产业数字化转型的核心可行方向。

纽创信安｜后量子 PQC IP：构筑 RISC-V 芯片底层安全防线

纽创信安翟正涛分享了纽创信安后量子密码工程落地方案，他提到伴随NIST PQC 系列标准正式发布，密码体系迎来代际更替，PQC 算力、存储需求和传统RSA/ECC 差异巨大，芯片适配属于架构、PPA、安全防护一体化系统工程。RISC-V 模块化架构完美适配NTT、哈希等PQC 密集算力的DSA加速需求，纽创信安OSR_PQC_SCALE 系列可重构PQC IP支持算力、安全等级、防护模块按需裁剪，适配 IoT、车规ASIL-B/D等多元场景，避免硬件资源冗余。整套 IP 以可重构计算单元为核心，集成完整侧信道防护机制，搭配 eHSM 系统组件实现安全启动、生命周期全管理，架构预留充足扩展空间，同步兼容国际标准与未来国密PQC算法，为长生命周期RISC-V芯片提供一体化抗量子安全DSA解决方案。

特邀嘉宾｜开源筑基，基于Linux发行版构建RISC-V DSA 全栈软件融合生态

RISC-V 国际基金会大使、红帽首席软件工程师傅炜直击当下产业“重硬件、轻软件”的核心痛点，提出以 Linux发行版为核心打通固件、内核、DSA运行时到AI应用的全栈协同路线。他梳理2016至2026年RISC-V硬件迭代历程，证实硬件底座已具备承载各类 DSA 算力的能力，但碎片化软件环境制约规模化落地。他结合红帽上游社区实践指出，统一Linux软件栈能够消解不同厂商 DSA 硬件的适配壁垒，无需企业重复投入底层编译、驱动开发；同时呼吁国内产业链协同共建开源协作平台，打造标准化通用软件栈，完善AI框架、调试工具配套，补齐DSA软件短板，真正释放RISC-V专用硬件的算力价值，构建软硬一体、可持续迭代的本土开源产业生态。

本次圆桌由隼瞻科技创始人CEO曾轶主持，隼瞻科技陆斌、芯联芯武文顺、江原科技刘江贤、RISC-V国际基金会大使傅炜四位嘉宾再次登台落座，围绕“RISC-V+DSA产业落地痛点与生态共建”展开深度对话。

现场嘉宾从开源生态视角呼应了这一观点，并指出国际社区已验证“通用核+DSA加速器”的异构架构路线是当前最平衡的工程方案，但国内在RISC-V自定义指令的GCC/LLVM开源贡献上仍显薄弱，亟待更多本土开发者参与上游共建。转入第二个议题时，讨论从技术设计视角切换至市场需求视角。转入第二个议题时，讨论从技术设计视角切换至市场需求视角。江原科技刘江贤补充了来自互联网厂商的反馈，许多AI应用团队更关心芯片能否在现有PyTorch/TensorFlow推理框架下“开箱即用”，以及是否有完善的profiling工具帮助定位算子级瓶颈，这些看似基础的软件配套恰恰是当前DSA走向规模落地的最大隐形成本。

讨论过程中，嘉宾之间不乏观点碰撞。当有嘉宾提出“极致定制化是差异化竞争的唯一出路”时，另一位嘉宾立即补充“但定制化的收束成本必须有人买单”，引发全场会心一笑。其中有嘉宾现场抛出一个务实建议：行业可以参照“基准测试集+场景测试集”的双重评价体系，让DSA的收益有标可对、有数可依。

作为本场论坛核心分享企业，隼瞻科技依托 ArchitStudio一站式DSA 开发平台，持续深耕 RISC-V专用处理器敏捷设计赛道，面向工业、安全、AI、存储、多媒体全行业提供标准化 IP 与自动化 EDA 工具服务。未来隼瞻将持续开放技术能力，携手产业链伙伴共建国产 RISC-V DSA 创新生态，助力更多企业实现差异化芯片快速研发，共同推动国内集成电路产业高质量发展。